通过三个独立的浏览器实验,探索 AXI 与 PCIe 的字节映射、Atomic 格式和请求/Completion 拆分。
联动内存、AXI 传输与 TLP 视图
观察 byte lane、WSTRB 与 WDATA 放置
调整 MPS / MRRS / RCB 与 4 KB 边界
选中传输,沿内存地址、AXI burst 和 PCIe packet 跟踪相同的 payload。
从内置预设开始,调整总线位宽、长度和拆分约束。
工具逻辑内嵌在 HTML 中,操作和计算在浏览器本地完成。